日本語

English

ホーム

[ ビットからバイポーラ型へ ]

プライバシーポリシー

サポート

作者について

SchemaHD : ビットからバイポーラ型へ

〜組合せ回路を活用する〜

現在のFPGA開発は大半が「同期回路＋組合せ回路」のパターンで行われています。
FPGAの高速化と規模の拡大により、同期回路のクロック経路が長くなりタイミングエラーなどの発生が多くなりました。
クロックはパイプラインの各ステップで共通ですので、処理時間の最も長い部分に合わせて周波数を調整する必要が有ります。
ステップ毎の処理時間が大幅に異なる場合は、ステップを分けるなどの調整も必要になります。
現時点で最も高度でかつ柔軟性が有る情報システムである人間の脳には、クロックに相当するものは見受けられません。
神経細胞間はパルス状の電気信号と神経伝達物質の受け渡しで情報が処理されています。
神経細胞はパルスを伝達しますが、プラスのパルスとマイナスのパルスがある訳では有りません。
コンピューター的には「１」のみが断続的に送信されています。
そしてパルスの送信頻度と細胞間の結合の強度により情報の重要さが変化します。
なお失敬細胞間のパルスによって、受け取る神経細胞に興奮が起こる結合と、興奮を抑制する結合が存在します。

デジタルの電子回路では通常はビット単位に処理が行われています。
１ビットは１と０の二つの状態しか取る事ができません。
組み合わせ回路の半加算器は次の様になります。

AとBの端子から情報が入って来て、S端子とC端子に計算結果が出力されます。
この回路には問題が有ります。
ビットは１と０の二つの状態を表す事しか出来ませんので、情報が存在しているか存在していないかを表す事が出来ません。
ですのでこの回路では演算がいつ終了したかを知る事が出来ないのです。

この解決策は情報の最小単位をビットではなく、「情報が存在しない」「０」「１」の三つの状態を表す事が出来るものを使用すれば良いのです。
これは先程の人間の脳で言うところの、パルスの有無と、興奮と抑制の結合に対応しています。
電子回路で３種類を表すのは難しいので２ビットとセットとして４種類のうちの３種類を使用する事とします。
SchemaHDでは情報のセットをインターフェースとして簡単に定義可能です。
バイポーラ型として定義しました。